在后摩爾時代的大趨勢中，3DIC先進封裝技術逐步取代傳統工藝邏輯，成為全球半導體提性能、降成本、破制程封鎖的關鍵路徑。尤其是在中國大陸“卡脖子”制程無法突破的背景下，如何借助封裝實現“換道超車”成為行業共識。

在近日召開的2025ICDIA創芯展上，珠海硅芯科技硅芯科技的創始人兼首席科學家趙毅博士在接受電子創新網等媒體專訪時表示：作為這一賽道的技術先鋒，珠海硅芯科技在3DIC設計EDA工具鏈領域獨樹一幟，通過深耕2.5D/3D堆疊芯片EDA底層算法，正打破海外EDA壟斷格局，構建中國芯片設計工具的“第二增長曲線”。

一、為什么是3DIC？后摩爾時代的主戰場

趙毅博士指出傳統提升芯片性能的兩條路徑——“更先進制程”與“更大芯片面積”——均已遭遇瓶頸：

先進制程性價比驟降：3nm以下工藝成本飆升，僅極少數IC巨頭能承受。

芯片面積擴展成本非線性增長：面積翻倍，成本可能是3倍甚至5倍，風險巨大。

在此背景下，以小芯片為單元、通過2.5D或3D堆疊方式集成多個Die成為理性選擇。這不僅提升了性能密度和系統帶寬，也降低了整體制造成本，并為使用成熟制程的中國芯片廠商提供“性能追趕通道”。

更重要的是，堆疊芯片成為中國半導體“錯位競爭”的技術支點，在CPU、GPU、AI芯片、HBM等大算力場景全面鋪開。

二、EDA尚未準備好，誰來解決堆疊芯片的“軟”問題？

不過他也指出盡管先進封裝熱火朝天，專門面向堆疊芯片的EDA工具卻嚴重匱乏。3DIC設計所需的EDA系統早已脫離傳統2D工具的算法范式：仿真尚可遷移：部分PCB仿真技術可延伸至2.5D/3D，但精度有限。布局布線、驗證測試工具近乎重構：2D算法在面對硅通孔（TSV）、多層模塊定位、電源/信號跨層互聯時完全失效。

測試難度激增：一旦某Die失效無法復用，成品率劇烈下滑，DFT（設計可測性）機制必須徹底重構。

STCO成剛需：系統-工藝協同設計（System-Technology Co-Optimization）成為行業關鍵詞，從最初架構規劃開始就必須與封裝工藝協同。

三、珠海硅芯科技：國產EDA的“第二軌道”突圍者

趙毅博士指出面對上述挑戰，珠海硅芯科技從2008年即開始3DIC設計EDA探索，是國內少有具備全流程堆疊芯片EDA能力的公司，其產品架構打通從系統級架構規劃到芯片堆疊物理實現的全流程協同優化，構建“芯粒-中介層-封裝”協同設計體系，全流程工具鏈涵蓋先進封裝設計所有關鍵環節，覆蓋了五大核心模塊：

1. 3Sheng Zenith架構設計規劃（System Level Architecting）

STCO設計起點，用于在設計初期完成模塊拆分、I/O接口規劃、電源信號分布等最頂層的系統層協同。

支持不同芯粒（Chiplet）間互聯權衡。

規避熱點，實現電源/信號通路均衡。

可結合制造工藝數據，提升良率和散熱效率。

2. 3Sheng Ranger布局布線（Placement & Routing）

支持2.5D硅轉接板與3D多層堆疊場景，重寫核心算法：

解TSV互聯的天文級組合復雜度。

進行全局優化，兼顧代內（in-die）與代間（inter-die）互聯。

與仿真系統聯動，優化互聯路徑，避免反復回調。

3. 3Sheng Volcano協同仿真系統

設計與仿真深度協同，而非“亡羊補牢”式后驗仿真：

支持信號完整性（SI）、電源完整性（PI）在設計階段即實時檢查。

通過“設計-仿真閉環”減少反復調試，大幅縮短設計周期。

4. 3Sheng Ocean多芯片（Multi-die）DFT（Design for Testability）

提供支持IEEE 1838標準的3D DFT方案，具備自修復與冗余鏈路能力：

區分2D與3D缺陷機制（如微凸點失效、TSV通孔缺陷等）。

提供完整的DFT[敏感詞]與驗證工具鏈，保障堆疊芯片良率。

5. 多場景適配與產業閉環

強調EDA工具與封裝工藝、設計場景的協同：

為HBM+邏輯芯片、超異構集成、硅光、FPGA拆分等場景定制算法。

與國內頭部芯片設計企業、先進封裝廠合作深度綁定，實現設計-工藝-驗證一體化。

四、國產EDA的關鍵窗口：從跟隨者到破局者

趙毅博士指出傳統EDA市場由Synopsys、Cadence、Mentor“三巨頭”主導數十年。它們在2D芯片時代積累深厚，壁壘極高。但在2.5D/3DIC領域，一切才剛剛開始，代差尚未形成。

珠海硅芯科技正押注在這一“技術共起點”上，不僅是技術選對了方向，更重要的是商業路徑清晰：

服務頭部客戶先行試點：聚焦高價值場景（大算力芯片）打磨產品。

聯合先進封裝廠協同驗證：形成制造-設計閉環，提升工藝利用率。

EDA作為連接芯片設計與制造的核心橋梁，只有參與構建閉環體系，才能有效推動整個產業鏈協同發展，實現技術和應用的深度融合。

他表示珠海硅芯計劃擴展上海研發中心：從珠?？偛繑U展至長三角，實現更大規?？蛻糁С帜芰Α?/span>

布局標準制定與國家項目：積極參與IEEE、[敏感詞]EDA課題建設等。

五、展望未來：3DIC時代的“EDA新國策”

盡管當前2.5D/3D芯片設計仍未全面爆發，但從摩爾定律逼近極限、AI算力指數級膨脹，到全球對先進封裝的高漲投入，都預示著3DIC不是可選項，而是必然之路。

他表示這對國產EDA來說，這也是一次難得的“零起跑線”機會，我們不再是跟隨者，而是“[敏感詞]波原住民”；另外這不僅是軟件棧突破，更是生態閉環協同，不只是技術創新，更是產業格局重構。

珠海硅芯科技正以“做滿2.5D/3D堆疊芯片后端EDA五大流程”為目標，為中國EDA開啟第二戰場。而這場戰役的意義，不只是一個企業的成敗，而是決定中國芯片設計自主可控能否從“封裝繞道”中真正突圍。

免責聲明：本文來源于“電子創新網”公眾號，本文僅代表作者個人觀點，不代表薩科微及行業觀點，只為轉載與分享，支持保護知識產權，轉載請注明原出處及作者，如有侵權請聯系我們刪除。